Selasa, 27 Oktober 2015
HALF ADDER
Merupakan
rangkaian elektronik yang bekerja melakukan perhitungan penjumlahan dari dua
buah bilangan binary, yang masing-masing terdiri dari satu bit. Rangkaian ini
memiliki dua input dan dua buah output, salah satu outputnya dipakai sebagai
tempat nilai pindahan dan yang lain sebagai hasil dari penjumlahan.
Rangkaian ini bisa dibangun dengan menggunakan IC 7400 dan IC 7408. Seperti yang terlihat pada gambar dibawah ini, rangkaian half adder merupakan gabungan beberapa gerbang NAND dan satu gerbang AND. Karakter utama sebuah gerbang NAND dalah bahwa ia membalikkan hasil dari sebuah gerbang AND yang karakternya hanya akan menghasilkan nilai satu ketika kedua inputnya bernilai satu, jadi gerbang NAND hanya akan menghasilkan nilai nol ketika semua inputnya bernilai satu.
Skema Diagram
HALF ADDER
Ketika salah
satu atau lebih input bernilai nol maka keluaran pada gerbang NAND pertama akan
bernilai satu. Karenanya kemudian input di gerbang kedua dan ketiga akan
bernilai satu dan mendapat input lain yang salah satunya bernilai nol sehingga
PASTI gerbang NAND yang masukannya nol tadi menghasilkan nilai satu. Sedangkan
gerbang lain akan benilai nol karena mendapat input satu dan satu maka keluaran
di gerbang NAND terakhir akan bernilai satu, karena salah satu inputnya
bernilai nol.
Untuk menghitung carry digunakan sebuah gerbang AND yang karakter utamanya adalah bahwa iahanya akan menghasilkan nilai satu ketika kedua masukannya bernilai satu. Jadi carry satu hanya akan dihasilkan dari penjumlahan dua digit bilangan biner sama-sama bernilai satu, yang dalam penjumlahan utamanya akan menghasilkan nilai nol.
Tabel
Kebenaran HALF ADDER
Ket :
1 = Benar
0 = Salah
1 = Benar
0 = Salah
Jika setiap elemen yang dihubungkan salah satu ada yang Salah/(0) maka pernyataan pada percobaan Rangakaian Half Adder ini menunjukan Salah/(0).
Skema
Pengkabelan HALF ADDER
FULL ADDER
Merupakan
rangkaian elektronik yang bekerja melakukan perhitungan penjumlahan sepenuhnya
dari dua buah bilangan binary, yang masing-masing terdiri dari satu bit.
Rangkaian ini memiliki tiga input dan dua buah output, salah satu input
merupakan nilai dari pindahan penjumlahan, kemudian sama seperti pada half
adder salah satu outputnya dipakai sebagai tempat nilai pindahan dan yang lain
sebagai hasil dari penjumlahan.
Rangkaian ini dibuat dengan gabungan dua buah half adder dan sebuah gerbang OR. Logika utama rangkaian gerbang full adder adalah bahwa ketika menjumlahkan dua bilangan biner maka ada sebuah carry yang juga mempengaruhi hasil dari penjumlahan tersebut, karenanya rangkaian ini bisa melakukan penjumlahan secara sepenuhnya.
Lain halnya ketika kedua masukan pada paruh full adder pertama menghasilkan nilai nol karena inputnya sama-sama satu, maka carry out untuk paruh pertama half adder adalah satu, penjumlahan paruh pertama yang menghasilkan nol akan kembali dijumlahkan dengan carry in yang ada, yang jika bernilai satu maka hasil penjumlahannya adalah satu dan memiliki carry out satu dari penjumlahan input pertama.
Untuk menghitung carry out pada full adder digunakan sebuah gerbang OR yang menghubungkan penghitung carry out dari half adder pertama dan kedua. Maksudnya bahwa entah paruh pertama atau kedua yang menghasilkan carry out maka akan dianggap sebagai carry out, dan dianggap satu meski kedua gerbang AND yang digunakan untuk menghitung carry out sama-sama bernilai satu.
Tabel
Kebenaran FULL ADDER
Ket :
1 = Benar
0 = Salah
1 = Benar
0 = Salah
Jika setiap elemen yang dihubungkan salah satu ada yang Benar/(1) maka pernyataan pada percobaan Rangakaian Full Adder ini menunjukan pernyataan Benar/(1)
Skema
Pengkabelan FULL ADDER
MULTI PLEXER
Multiplexer atau biasa
disingkat dengan Mux adalah suatu rangkaian yang mempunyai input/masukan dua
atau lebih dan hanya mempunyai satu output/ keluaran (jumlah input dapat
bergantung dari jumlah keluarannya), didalam multiplexer terdapat suatu
pemilih, untuk memilih masukannya, maka dapat disimpulkan bahwa multiplexer
merupakan rangkaian elektronika (dalam dunia Elektronika) yang dapat dipilih
inputnya untuk meneruskan data/sinyal kedalam outputnya.
Sebagai contoh adalah gambar ini :
Sebagai contoh adalah gambar ini :
Multiplexer dari gambar diatas bisa diumpamakan sebuah saklar yang akan memindah-mindah jalur untuk memilih inputnya, dan jika diaplikasikan kedalam gerbang logika, multiplexer dapat diimplementasikan sebagai berikut :
Dengan menggunakan gerbang logika and, not, dan
or, secara sederhana multiplexer dapat diimplementasikan sebagai rangkaian
pemilih input. Apabila pemilih berlogika 1 maka I1 akan menjadi input dari
multiplexer tetapi bila pemilih berlogika 0 maka Io yang akan menjadi input dan
meneruskan data ke Outputnya. Rangkaian multiplexer dapat menggunakan lebih
dari 2 input dimana input dapat berjumlah 2n.
Dalam gambar diatas multiplexer 4 masukan ini
terdapat dua pemilih input dimana setiap logika pemilih mewakili setiap
inputnya, lebih jelasnya dapat dilihat tabel berikut :
Pemilih
|
Input
|
00
|
I0
|
10
|
I1
|
01
|
I2
|
11
|
I3
|
Sehingga multiplexer 4 masukan ini akan mengeluarkan data ketika pemilih akan memilih data pada masukan yang dituju, sebagai contoh pemilih menunjuk masukan I1 dengan memasukkan logika 10 pada pemilih, sehingga keluaran hanya akan mengikuti data masukannya yaitu masukan I1, apabila I1 berlogika 1 maka keluaran juga berlogika 1 dan juga sebaliknya, walaupun masukan lainnya mencoba untuk memasukkan data tetapi keluaran tidak akan terpangaruh dan hanya akan mematuhi masukan data pada input I1
Demultiplexer
Demultiplxer atau dapat
disingkat Demux merupakan suatu rangkaian elektronika yang mempunyai output dua
atau lebih dan hanya mempunyai satu input (jumlah input dapat bergantung dari
jumlah keluarannya), didalam multiplexer terdapat suatu pemilih keluaran/outputnya,
jadi demultiplexer merupakan rangkaian yang dapat dipilih outputnya untuk
meneruskan data dari inputnya. Berkebalikan dari multiplexer yang dapat dipilih
intputnya, demultiplexer ini yang dipilih adalah outputnya. Untuk lebih
mudahnya dapat dilihat gambar dibawah ini :
Dalam gambar tersebut data dimasukan dari inputnya kemudian pemilih sel akan memilih salah satu output dari Q0 dan Q1 untuk meneruskan datanya. Dan apabila diaplikasikan kedalam gerbang logika, Demultiplexer dapat diimplementasikan sebagai berikut :
Dengan menggunakan gerbang logika and
dan not, secara sederhana Demultiplexer dapat diimplementasikan sebagai
rangkaian pemilih output. Sehingga apabila pemilih berlogika 1 maka I1 akan
menjadi output dari demultiplexer, tetapi bila pemilih berlogika 0 maka Io yang
akan menjadi input dan meneruskan data ke Outputnya. Sama seperti multiplexer,
rangkaian demultiplexer dapat digunakan untuk memilih banyak keluaran(lebih
dari dua output dalam output berjumlah 2n.)
Demultiplexer 4 keluaran ini akan
mengeluarkan data yang sesuai ketika pemilih menunjuk keluaran yang dituju,
sebagai contoh pemilih menunjuk keluaran F0 dengan memasukkan logika 00 pada
pemilih, sehingga keluaran yang akan mengeluarkan data hanyalah output F0,
apabila Input berlogika 1 maka keluaran F0 juga berlogika 1 dan juga
sebaliknya, walaupun pada masukan/input dimasukkan data tetapi keluaran lain
tidak akan mengeluarkan data seperti output F0 dan hanya akan berlogika 0
walaupun input berlogika 1.
Dalam dunia komunikasi Multiplexer dan Demultiplexer dapat mempermudah memindahkan sinyal satu ke sinyal yang lainnya atau dapat bermanfaat menyalurkan sinyal pada jalur tertentu kedalam tujuan yang telah ditentukan walaupun komunikasi tersebut hanya memiliki jalur tunggal, dan apabila diimplemetasikan kedalam gerbang logika maka hasilnya sebagai berikut :
Dalam dunia komunikasi Multiplexer dan Demultiplexer dapat mempermudah memindahkan sinyal satu ke sinyal yang lainnya atau dapat bermanfaat menyalurkan sinyal pada jalur tertentu kedalam tujuan yang telah ditentukan walaupun komunikasi tersebut hanya memiliki jalur tunggal, dan apabila diimplemetasikan kedalam gerbang logika maka hasilnya sebagai berikut :
Gambar diatas merupakan
implementasi Multiplexer yang digabungkan dengan Demultiplexer sehingga data
yang akan masuk dapat memilih input mana yang akan digunakan dan dari data yang
telah dimasukan tersebut dapat dipilih keluaran mana yang akan menjadi keluaran
dari data masukan.
K.MAP
Karnaugh map (disingkat K-Map) adalah suatu
metode untuk menjelaskan beberapa hal tentang penghitung aljabar boolean,
metode ini telah ditemukan oleh Maurice Karnaugh pada tahun 1953.
Karnaugh map ini sering digunakan untuk perhitungan yang menghitung sistem pola pikir manusia dengan hal-hal yang menguntungkan (sistem pemetaan peluang).
Karnaugh map ini sering digunakan untuk perhitungan yang menghitung sistem pola pikir manusia dengan hal-hal yang menguntungkan (sistem pemetaan peluang).
Seperti gambar dibawah ini adalah sistem pemetaan pada bilang aljabar boolean :
pada gambar pemetaan diatas, variabel dari
aljabar boolean ditransfer berdasarkan variabelnya masing-masing, dimana
terjadi sistem perubahan pada beberapa kotak sehingga menghasilkan sebuah rumus 2n dengan
n adalah banyaknya kotak (1,2,3,4,...).
(Peta Karnaugh
)K-Map merupakan penyederhanakan persamaan logika
yang lebih sederhana dengan cara pemetaan yang terdapat kotak -kotak ataubujur
sangkar yang jumlahnya tergantung dari banyaknyainputan dari rangkaian
logikanya.
Rumus menentukan jumlah kotak dalam K–Map
N = 2 dimana N = jumlah kotak dalam K-Map
N = banyaknya variabel/input
sebenarnya banyak sekali macam - macam k-map dari kmap dengan 2 variabel , 3 variabel dan 4 variabel. kita bisa melihat contoh k-map 2 variabel dibawah ini :
Jika terdapat 2 input variabel (X,Y atau A,B) dan 1 output (z) maka .Dibawah sini ada beberapa sistem penghitungan aljabar boolean dengan menggunakan karnaugh map diantaranya :
Rumus menentukan jumlah kotak dalam K–Map
N = 2 dimana N = jumlah kotak dalam K-Map
N = banyaknya variabel/input
sebenarnya banyak sekali macam - macam k-map dari kmap dengan 2 variabel , 3 variabel dan 4 variabel. kita bisa melihat contoh k-map 2 variabel dibawah ini :
Jika terdapat 2 input variabel (X,Y atau A,B) dan 1 output (z) maka .Dibawah sini ada beberapa sistem penghitungan aljabar boolean dengan menggunakan karnaugh map diantaranya :
Karnaugh map (disingkat K-Map) adalah suatu metode untuk menjelaskan beberapa hal tentang penghitung aljabar boolean, metode ini telah ditemukan oleh Maurice Karnaugh pada tahun 1953.
Karnaugh map ini sering digunakan untuk perhitungan yang menghitung sistem pola pikir manusia dengan hal-hal yang menguntungkan (sistem pemetaan peluang).
Karnaugh map ini sering digunakan untuk perhitungan yang menghitung sistem pola pikir manusia dengan hal-hal yang menguntungkan (sistem pemetaan peluang).
Seperti gambar dibawah ini adalah sistem pemetaan pada bilang aljabar boolean :
gambar 1 sistem pemetaan pada karnaugh map
pada gambar pemetaan diatas, variabel dari aljabar boolean ditransfer berdasarkan variabelnya masing-masing, dimana terjadi sistem perubahan pada beberapa kotak sehingga menghasilkan sebuah rumus 2n dengan n adalah banyaknya kotak (1,2,3,4,...).
(Peta Karnaugh )K-Map merupakan penyederhanakan persamaan logika yang lebih sederhanadengan cara pemetaan yang terdapat kotak -kotak atau
bujur sangkar yang jumlahnya tergantung dari banyaknya
inputan dari rangkaian logikanya.
Rumus menentukan jumlah kotak dalam K–Map
N = 2 dimana N = jumlah kotak dalam K-Map
N = banyaknya variabel/input
sebenarnya banyak sekali macam - macam k-map dari kmap dengan 2 variabel , 3 variabel dan 4 variabel. kita bisa melihat contoh k-map 2 variabel dibawah ini :
Jika terdapat 2 input variabel (X,Y atau A,B) dan 1 output (z) maka .Dibawah sini ada beberapa sistem penghitungan aljabar boolean dengan menggunakan karnaugh map diantaranya :
gambar 2 ∑(0); K = 0
gambar 3 ∑(1,2,3,4); K = 1
gambar 4 ∑(1,4); K = A′B′ + AB
gambar 5 ∑(1); K = A′B′
gambar 5 ∑(1); K = A′B′
gambar 6 ∑(2,3,4); K = A + B
gambar 2 ∑(0); K = 0
gambar 3 ∑(1,2,3,4); K = 1
gambar 6 ∑(2,3,4); K = A + B
